삼성전자, “‘초격차’ 12단 3D-TSV 패키징 성공”

가 +
가 -

기존 8단에서 12단 적층 기술 개발에 성공하며 패키지 기술 한계를 돌파했다는 평가다. 삼성전자가 10월7일 업계 최초로 ’12단 3D-TSV(3차원 실리콘 관통전극)’ 기술을 개발하고 패키징 기술에서도 초격차를 이어간다고 전했다.

12단 3D-TSV는 기존 금선(와이어)을 이용해 칩을 연결하는 대신 반도체 칩 상단과 하단에 머리카락 20분의 1수준 굵기인 수 마이크로미터 직경의 전자 이동 통로(TSV) 6만개를 만들어 오차 없이 연결하는 첨단 패키징 기술이다.

| ‘3D-TSV’와 ‘와이어 본딩’ 비교 이미지

삼성전자는 “종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 중 가장 난이도가 높은 기술이다”라며 “3D-TSV는 기존 와이어 본딩(Wire Bonding) 기술보다 칩들 간 신호를 주고받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있다”라고 강조했다.

삼성전자는 기존 8단 적층 HBM2 제품과 동일한 업계 표준 패키지 두께(720㎛)를 유지하면서도 12개의 D램 칩을 적층해 시스템 디자인 변경 없이 보다 높은 성능의 차세대 고용량 제품을 출시할 수 있게 됐다.

| 라데온RX 베가 M 탑재된 8세대 인텔 코어

예로 2018년 1월 나온 라데온RX 베가M 그래픽 코어 내장의 8세대 인텔 코어 칩은 ‘임베디드 멀티-다이 인터커넥트 브리지(Embedded Multi-Die Interconnect Bridge, EMIB)’ 기술을 적용해 4GB의 전용 고대역폭 메모리2(HBM2)를 한 데 묶어 별개로 작동할 때보다 소비 전력은 낮추고 공간 활용성은 높였다. GDDR5 메모리 대신 사용되는 4GB HBM2 메모리는 최대 80% 더 적은 전력으로 작동된다. 소비 전력이 줄어들면 두께를 줄일 수 있다. 더 얇고 가벼운 노트북을 만들 수 있다.

삼성전자 12단 3D-TSV 패키징 기술 역시 설계 변경 없이 더 빠르고 많은 메모리 공간을 제공할 수 있다. 고대역폭 메모리에 12단 3D-TSV 기술을 적용하면 용량을 1.5배 증가시킬 수 있다. 이 기술에 16Gb D램 칩을 적용하면 업계 최대인 24GB HBM 제품도 구현할 수 있다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다.

백홍주 삼성전자 DS부문 TSP총괄(부사장)은 “인공지능(AI), 자율주행, HPC(High-Performance Computing) 등 다양한 응용 분야에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다”라며 “기술의 한계를 극복한 혁신적인 ’12단 3D-TSV 기술’로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다”라고 말했다.

네티즌의견(총 0개)