올해 반도체 업계에서 기술적으로 가장 자주 언급된 용어는 바로 ‘하이케이메탈게이트’(HKMG)와 ‘게이트올어라운드’(GAA)였다. HKMG는 반도체 트랜지스터의 ‘절연막’에서 기존 물질이 아닌 신물질을 쓰고 게이트의 소재도 바꾸는 것이며, GAA는 트랜지스터의 ‘온오프 스위치’ 역할을 하는 게이트와 채널이 닿는 면적을 넓히는 기술이다.
이 둘은 모두 트랜지스터의 효율을 늘린다는 점에서 공통점이 있다. 오늘날 반도체 기술 경쟁은 트랜지스터의 효율을 어떻게 끌어올리느냐에 방점이 찍혀있는데, 이는 2016년 업계에서 공식적으로 종언을 고한 ‘무어의 법칙’(Moore’s Law)에 따른 영향이다.
반도체 트랜지스터의 집적도는 24개월마다 두 배 높아지며, 그에 따라 컴퓨터의 속도와 저쟝 용량도 두 배씩 개선된는 무어의 법칙은 2010년대 들어 한계를 맞이하기 시작했다. 반도체의 집적도를 높이기 위해 선폭을 얇게 하는 과정에서 생기는 발열, 그리고 선폭을 얇게 하기 위한 반도체 장비들이 점차 비싸지며 생기는 경제성 상실 등이 주된 이유다.
다만 차세대 IT기기의 크기는 점차 작아지면서도 더 빠른 속도가 요구되는 만큼 반도체 업계는 이런 한계를 뚫을 기술적 진보가 요구돼왔다. 미래 기술로 그래핀이나 양자컴퓨팅 등이 거론되지만 이는 시간이 꽤 필요한 이야기다. 결국 현존하는 기술에서 개선점을 찾아야 하는데, 가장 대표적인 방식이 바로 반도체의 성능을 좌우하는 트랜지스터의 효율을 높이는 것이다.
이를 이해하려면 트랜지스터가 뭔지 간단히 짚을 필요가 있다. 반도체는 전자의 흐름을 통제함으로서 작동하며, 그 역할을 하는 게 바로 트랜지스터다. 트랜지스터는 게이트에 전압이 가해지면 채널을 통해 소스(Source)로 흘러 드레인(Drain)으로 빠지며 이동하며 작동한다. 이 흐름에 있어 ‘온오프 스위치’ 역할을 하는 게 바로 게이트다.
그런데 선폭이 물리적 한계치까지 얇아지면서 기존엔 없던 문제가 생기기 시작했는데, 바로 전류가 누설되는 것이었다. 현실세계에선 전하가 벽을 뛰어넘는 게 불가능한데, 입자의 사이즈가 작아지면서 파동이 돼 벽을 통과하는 ‘터널링 현상’이 생기기 때문이다. 이러한 현상은 IT기기의 성능을 떨어뜨리는 주된 요인이 된다.
이를 해결하는 방법은 크게 두 가지다. 우선 기판과 게이트 사이의 절연막의 물질을 바꾸는 방법이 있고, 또 트랜지스터의 구조를 바꿔 채널과 게이트가 접하는 면적을 넓히는 방법이 있다. 앞서 언급한 HKMG에서 하이케이(High-K)는 절연막의 유전율 상수(외부에서 전기장을 가했을 때 전하의 극이 나눠지는 정도)를 높이는 물질이다. 이 비율이 높아지면 절연층 면적을 넓히거나 두께를 더 줄이지 않으면서도 낮은 전류값에 게이트를 잘 컨트롤할 수 있다는 장점이 생긴다.
후자의 경우 제약된 공간에서 구조를 바꿔 공간을 얼마나 잘 활용할 수 있는지에 대한 기술 개발이다. 1세대였던 단면만 접하는 평면형(Planar) 트랜지스터에서 채널을 세워 3면을 접하도록 하는 나노와이어 구조의 핀펫(FinFET)형 트랜지스터(FinFET)로 진보했고, 채널을 눕혀 쌓아 4면을 모두 접하는 나노시트 구조를 활용한 GAA형 트랜지스터도 내년 삼성전자의 3나노미터(nm) 공정에 본격적으로 적용될 것으로 보인다.
반도체 기업 IBM이 지난주 발표한 ‘VTFET’은 바로 후자, 즉 트랜지스터의 구조를 바꾸는 방식에 속한다. 오늘날 차세대 기술이 될 수 있는 VTFET은 삼성전자와 공동 연구한 결과물로 국내에서도 화제가 됐다.
IBM은 이 기술에 대해 나노시트의 차세대 기술로 ‘수직 트랜지스터 구조’라고 설명했는데, 그래서 이름도 VT, 즉 ‘Vertical Transport’(수직 이동)로 정해진 것으로 보인다. IBM 측은 이 기술에 대해 ‘칩 표면에 수직으로 트랜지스터를 쌓아 수직 또는 상하로 전류를 흐르게 하는 것’이라 설명했다. 기존엔 단층으로 됐던 트랜지스터를 적층하는 데 성공했다는 뜻으로 해석된다.
VTFET에선 웨이퍼에 수직으로 층을 배열함으로써 게이트의 간격을 줄일 수 있다는 이점이 생기며, 이는 트랜지스터 밀도를 더 끌어올려 칩의 성능을 개선할 수 있다는 의미가 된다. VTFET 기술을 활용한 칩은 기존 핀펫 공정으로 만든 칩 대비 성능을 2배 끌어올리고 또 전력 사용량도 85%가량 절감할 수 있다고 한다.
IBM은 보도자료에서 “횡 방향의 구조와 전류 흐름의 제약에서 벗어나 더 큰 소스-드레인 접점을 활용해 장치의 전류를 증가시킬 수 있게 됐다”고 설명했다. 이런 기술을 활용해 휴대폰을 일주일동안 충전 없이도 쓸 수 있고, 또 높은 전력을 쓰는 작업의 전력 사용량을 확기적으로 줄여 탄소 저감에도 기여된다고 언급했다.
이런 기술적 진보는 오늘날 한계에 직면한 반도체 선폭 문제를 개선할 대안이 될 수 있다는 점에서 의미가 있다. 트랜지스터의 구조와 설계를 최적화하는 방식을 통해 선폭을 미세화하는 것 이상의 효과를 낼 수 있기 때문이다. 이러한 반도체 기술 진보는 결국 인류가 원하는 반도체 칩의 성능을 개선하며 동시에 에너지 소비를 줄여 환경도 지킬 수 있다는 점에서 새로운 ‘게임체인저’가 될 가능성도 있어 보인다.